DACチップに供給する電源ラインは、DVdd(デジタル系)、XVdd(クロック系)、AVdd1〜4(出力系)と分割されている。Vssピンも分割されているが、これらは内部で接続されているようだ。今回の設計では、DACチップでクロック生成しないため、XVddはDVddと接続した。この結果、電源ラインはデジタル系と出力系の２系統とした。この電源は同じ整流出力を異なったレギュレータ経由供給する。レギュレータ間はラッチアップ防止用ダイオードでクランプしておく。

DACチップの電源ライン直近に積層セラミックとケミコンを設置して電源ラインインピーダンスを落とす。このパスコンはDACの出力段にとってかなり重要である。１ビットDACは電圧軸の情報を時間軸に展開して動作するから、電圧軸の精度は問題にならないと思うしれないが、あくまでアナログ出力はDAC出力パルス電圧を積分したものであるから、電圧がフラつくとまずいことにすぐに気づく。

ケミコンはBlackGateのNシリーズ無極性を使用した。これは電気的には無極性であるが内部構造による極性が管理されており、リードが有極性ケミコンのように長短で区別されている。このケミコンを互い違いの極性でパラにすると、「超電解」となりESRが低下するらしい。このケミコンを各DACチップに６ヶ(DVdd/XVdd/AVdd1,2,3,4)設置し、DVdd/XvddおよびAVdd1/2、AVdd3/4で超電解となるよう構成した。

DACチップに供給する信号は、20ビットオーディオデータ及びビットクロック、ワードクロックである。１チップで２チャネル動作できるため、LR用のデータ入力ピンをパラにする。また、入力データが２０ビットになるよう、デジタルフィルタの出力語長を設定する。同社のデジタルフィルタ(SM5842AP)とのインタフェースについてはSM5842APのデータシートに記載されている。

アナログ段はSM5864のデータシートを参考にした。特にPWMをLPFに通して得られるアナログ振幅について予想しがたいため、アナログ初段まではデータシートの回路そのままとした。